近十年來資訊工業的蓬勃發展，小至手上的行動電話、超市的雷射讀早期使用的一些GAL等小規模PLD 等常感到其接腳設定之極限，速度CPLD與FPGA最大不同點是FPGA之邏輯元件間及對應IO繞線採用複雜長筆者以半年時間研發出此套極完美的數位電路發展系統，尤其在結構(基礎篇)1. 基本操作，基本組合邏輯閘原理，邏輯化簡及發展設計。2. 編碼及解碼器之設計測試實驗。3. 運算電路及ALU之設計研發測試及模組化之發展應用4. 正反器之原理，設計及測試實驗應用5. 各種同步及異步計數器發展測試實驗和其應用6. 頻率合成器及分割倍率器之發展測試實驗和其應用7. 移位暫存器之發展測試實驗和其應用8. 乘法器，高速計頻儀等專題製作及應用9. HDL語法之一系列編寫組譯測試實驗和其應用10. PAL，GAL，CPLD，FPGA等結構原理測試實驗和其應用(進階篇)1. CPLD結構原理及其對應最佳之應用2. JTAG 之架構原理及其應用3. 邏輯狀態機構HDL語編寫及測試實驗應用4. CPLD之設計專業技巧及速度之提升和邏輯元件之最佳應用之對應5. 專業專題製作應用如時鐘多工掃描高速計數設計應用及實驗6. 延時及速度之測試及其改善應用和實驗7. 高速編碼器之模擬及解碼偵測快速定位計數控制應用及其專題製8. 電路時序模擬之測試應用9. 微控器及其週邊CPLD之搭配設計應用10. PC之I/O卡週邊設計控制及其應用11. D/A及高速SAC A/D轉換對應CPLD之應用設計控制12. 高速A/D結合CPLD之DMA，I/O等控制搭配單晶片作LCD螢幕掌上型13. CPU微控器及硬體及軟體設計應用本書包含傳統之組合邏輯及簡單時序邏輯之設計原理及測試實驗，可時序邏輯之設計在PLD之高速設計及各種不同之邏輯元件應用上有一要進入這個潮流中，數位電路的基礎與經驗是不可或缺的，甚至還要一般單晶片可處理大部分數位電路，但對應高速處理及偵測控制時單上述電路之研究開發以往都是使用EPROM型態之FPGA或CPLD等價位高使用筆者所研發之CPLD數位發展實驗系統有下列特點！1. 因為CPLD內含5000GATE COUNT，內部使用RAM作電路架構設定，速2. 使用簡易數位硬體描數語HDL及繪電路圖法自動簡化結構發展電路3. 搭配單晶片89C52，PIC或PC等控制作週邊，突破微控器處理速度4. 任何複雜，快速之硬體電路開發﹑設計﹑測試﹑實驗在幾分鐘內5.CPLD接腳位可任意設定，故作測試實驗不需用單心線連接而自動安裝6. 低消耗功率！大電流驅動!適於PC附加卡，電池供應儀器，通訊電7. 視窗作業系統，一系列之數位實驗項目及操作手冊，深入淺出，針對此種最新發展趨勢，筆者除了在清華大學與新竹科學園區合作舉本實驗發展系統之軟體設計規劃大部份由林建宏先生所設計及編寫，編篡匆匆！如有謬誤之處敬請不吝指教，對應ALTERA之所有資料，若本書內所有的檔案都經壓縮後以SNPLDE.ARJ及SNACF.ARJ二個檔案存 q (李沙育圖形測法) 15-512