<內容簡介>

《Altera公司推薦FPGA/CPLD培訓教材•Altera FPGA/CPLD設計(基礎篇)(第2版)》結合作者多年工作經驗，系統地介紹了FPGA/CPLD的基本設計方法。在介紹FPGA/CPLD概念的基礎上，介紹了Altera主流FPGA/CPLD的結構與特點，並通過豐富的實例講解QuartusII與ModelSim、SynplifyPro等常用EDA工具的開發流程。《Altera公司推薦FPGA/CPLD培訓教材•Altera FPGA/CPLD設計(基礎篇)(第2版)》附帶光盤中收錄了AlteraQuartusIIWeb版軟件，讀者可以安裝使用，同時還收錄了《Altera公司推薦FPGA/CPLD培訓教材•Altera FPGA/CPLD設計(基礎篇)(第2版)》所有實例的完整工程文件、源代碼和使用說明文件，便於讀者邊學邊練，提高實際應用能力。

<章節目錄>

第1章　FPGA/CPLD簡介　1
1.1　可編程邏輯設計技術簡介　1
1.1.1　可編程邏輯器件發展簡史　1
1.1.2　可編程邏輯器件分類　2
1.2　FPGA/CPLD的基本結構　3
1.2.1　FPGA的基本結構　3
1.2.2　CPLD的基本結構　7
1.2.3　FPGA和CPLD的比較　9
1.3　FPGA/CPLD的設計流程　10
1.4　FPGA/CPLD的常用開發工具　14
1.5　下一代可編程邏輯設計技術展望　18
1.5.1　下一代可編程邏輯器件硬件上的四大發展趨勢　18
1.5.2　下一代EDA軟件設計方法發展趨勢　24
1.6　小結　27
1.7　問題與思考　28

第2章　Altera FPGA/CPLD的結構　29
2.1　Altera高密度FPGA　29
2.1.1　主流高端FPGA——Stratix IV E/GX/GT　29
2.1.2　內嵌10Gbit/s高速串行收發器的FPGA——Stratix IV GT　50
2.1.3　內嵌高速串行收發器的中端FPGA——ArriaII GX　54
2.2　Altera低成本FPGA　54
2.3　Altera的CPLD器件　60
2.4　小結　63
2.5　問題與思考　63

第3章　Altera Quartus II開發流程　64
3.1　Quartus II軟件綜述　64
3.1.1　Quartus II軟件的特點及支持的器件　64
3.1.2　Quartus II軟件的工具及功能簡介　65
3.1.3　Quartus II軟件的用戶界面　67
3.2　設計輸入　70
3.2.1　設計輸入方式　72
3.2.2　設計規劃　73
3.2.3　設計輸入文件實例　74
3.2.4　設計約束　75
3.3　綜合　80
3.3.1　使用Quartus II軟件集成綜合　80
3.3.2　控制綜合　81
3.3.3　綜合實例　85
3.3.4　第三方綜合工具　87
3.4　佈局布線　87
3.4.1　設置佈局布線參數　87
3.4.2　佈局布線實例　91
3.4.3　增量佈局布線　92
3.4.4　反標保留分配　92
3.5　模擬　93
3.5.1　指定仿?器設置　94
3.5.2　建立矢量源文件　95
3.5.3　模擬實例　98
3.5.4　第三方模擬工具　101
3.6　編程與配置　101
3.6.1　建立編程文件　101
3.6.2　器件編程和配置　103
3.7　小結　105
3.8　問題與思考　105

第4章　Altera的IP工具　106
4.1　IP的概念和Altera的IP　106
4.1.1　IP的概念　106
4.1.2　Altera可提供的IP　107
4.1.3　Altera IP在設計中的作用　109
4.2　使用Altera的基本宏功能　110
4.2.1　定製基本宏功能　111
4.2.2　實現基本宏功能　115
4.2.3　設計實例　118
4.3　使用Altera的IP核　121
4.3.1　定製IP核　121
4.3.2　實現IP核　125
4.3.3　設計實例　126
4.4　小結　127
4.5　問題與思考　127

第5章　Quartus II的常用輔助設計工具　128
5.1　I/O分配驗證　128
5.1.1　I/O分配驗證功能簡介　129
5.1.2　I/O分配驗證流程　129
5.1.3　用於I/O分配驗證的輸入　132
5.1.4　運行I/O分配驗證　133
5.2　功率分析　135
5.2.1　Excel-based功率計算器　135

Reference demo_5

In stock 297 Items