第3章　各種材料的蝕刻
在本章，針對實際被使用於半導體製造程序的材料的蝕刻作解說。關於半導體製程的蝕刻大致分為：(1)Si系列的蝕刻；(2）介電層系列的蝕刻；(3）連線材料的蝕刻。在本章，舉例在各範疇中構成基礎技術的閘極蝕刻、孔洞系列的SiO2蝕刻、間隙壁蝕刻以及Al合金層積金屬結構的蝕刻，針對這些作詳細說明。在此並不侷限於只是各論，關於支配蝕刻的參數及其控制方法，也能夠理解的作解說。構成方式是關於這些蝕刻如果能先加以理解，對於其它材料也能有效的應用。例如，在閘極蝕刻，雖然針對Poly-Si閘極、WSi2/Poly-Si閘極、W/WN/Poly-Si閘極的蝕刻敘述，但是如果完全的理解這些，關於STI及W連線等的蝕刻，也能夠以類似的途徑構築製程。而且在閘極蝕刻，不僅是加工形狀，晶圓面內的圖型尺寸的偏差該如何降低，也是強烈的被要求。關於這點，也從支配圖型尺寸的晶圓面內均勻度的參數為何，還有其控制方法為何的觀點，加以解說。
SiO2的蝕刻機制與Si系列不同，而且適合蝕刻的電漿也不同。因此在本章針對蝕刻機制，以及支配蝕刻的關鍵參數，也深入的解說，並且能夠理解氣體系統的構成方法，以及間距狹窄的平行板型蝕刻機被使用的理由等。
在Al連線蝕刻方面，也談論到在製造工程上造成問題的Al腐蝕，並且針對其對策方法作解說。此外，關於連線，取代Al連線的Cu鑲嵌連線技術目前已成為主流，關於這點則在第六章的「新蝕刻技術」中敘述。

3.1 閘極蝕刻
首先一開始針對閘極蝕刻作敘述。閘極蝕刻的工程流程如同已經在第一章的圖1-5所說明。閘極乃決定電晶體特性的重要部分，特別是由於MOS電晶體的臨界電壓（Vth）取決於閘極尺寸，蝕刻完成後的尺寸（CD）的控制非常重要。在65nm之後的節點，邏輯元件的物理上閘極長度變成在45nm以下，接近25nm。在該處，不僅是CD本身的精度，CD的晶圓面內的偏差也強烈的被要求抑制變低。例如，在CD為30nm的閘極，就300mm晶圓面內的CD均勻度（3σ）而言，被要求須在3nm以下。蝕刻形狀理所當然被要求垂直形狀，而且，隨著微縮化的同時，對於愈來愈薄膜化的閘極氧化層，被要求須有高選擇比。就閘極材料而言，在邏輯元件是Poly-Si，而在DRAM則是WSi2/Poly-Si或W／WN／Poly-Si層積結構被使用中。

❶Poly-Si閘極蝕刻
在以前，氟氯化碳氣體也就是氟利昂（Freon）系列的氣體被廣泛使用於閘極蝕刻1)。然而，使用氟氯化碳時如下所述，由於氣體中的碳促進SiO2的蝕刻，使得對閘極氧化層難以獲得高選擇比。而且，由於所謂的環境問題，已經使得特定的氟利昂不能使用。在這樣的背景下，目前一般已經使用Cl系列及Br系列的氣體。具體而言，就是以Cl2及HBr為基礎的氣體系統。如同在第二章的2.3❷所述，由於Cl系列及Br系列的氣體容易獲得非等向性形狀，有利於獲得垂直的加工形狀。而且如同以下所說明，也能夠對底材的閘極氧化層獲得高選擇比。