本書以區塊/繪圖法，Verilog HDL與VHDL分別設計組合邏輯與循序邏輯電路，並以軟體模擬驗證之，搭配DEO與Altera MAXⅡ實驗板進行程式燒錄測試。此書詳細說明QuartusⅡ軟體操作’方法與電路設計方式，透過範例與專案之製作，建立讀者實際電路應用之能力。本書適合科大電子、電機、資工系「系統晶片設計」課程使用。
