本書目標在於引導每位學習者都能夠快速的跨越複用IP的數位IC設計技術的學習門檻，因此書中以最簡明的方式來闡述其設計技術。於第二篇中談到複用IP的數位IC設計中的關鍵技術，介紹VHDL語言及Verilog HDL語言，其語法與Ｃ語言相似，是一種易學易用的硬體描述語言，而且能夠允許在同一個模組中有不同層次的表示法，設計者可在同一模組中混和使用，是近年來在積體電路設計領域中新興的一股潮流，越來越多的IC design使用此兩種語言來設計ASIC。第七章詳細介紹複用IP的數位IC設計流程與驗證，第八章建立資料管理方式。內容新穎、實用性強，是本適合各私立大學、科大電子、電機「積體電路設計」課程用書。