內容簡介
台積電為何這麼強:半導體的計算光刻及佈局優化
內容簡介
護國神山台積電,如何建立超高技術城牆
台灣半導體遙遙領先全球的主要原因
從原理了解晶圓產業的極重要知識
光刻是積體電路製造的核心技術,光刻製程成本已經超出積體電路製造總成本的三分之一。
全書內容充滿先進技術積體電路製造的實際情況,涵蓋計算光刻與佈局優化的發展狀態和未來趨勢,系統性地介紹計算光刻與蝕刻的理論,佈局設計與製造製程的關係,以及佈線設計對製造良率的影響,講述和討論佈局設計與製造製程聯合優化的概念和方法論,並結合具體實施案例介紹業界的具體做法。
全書共7章,內容簡介如下:
■第1章是概述,對積體電路設計與製造的流程做簡介。為了給後續章節做鋪陳,還特別說明設計與製造之間是如何對接的。
■第2章介紹積體電路物理設計,詳細介紹積體電路佈局設計的全流程。
■第3章和第4章分別介紹光刻模型和解析度增強技術。佈局是依靠光刻實現在晶圓基體上的,所有的佈局可製造性檢查都是基於光刻模擬來實現的。這兩章是後續章節的理論基礎。
■第5章介紹蝕刻效應修正。蝕刻負責把光刻膠上的圖形轉移到基體上,在較大的技術節點中,這種轉移的偏差是可以忽略不計的;在較小的技術節點中,這種偏差必須考慮,而且新型介電材料和硬光罩(hard mask)的引入又使得這種偏差與圖形形狀緊密連結。光罩上的
圖形必須對這種偏差做重新定向(retargeting)。
■第6章介紹可製造性設計,聚焦於與佈局相關的製造製程,即如何使佈局設計得更適合光刻、化學機械研磨(chemical mechanical polishing,CMP)等製程。
■第7章介紹設計與製程協作最佳化,介紹如何把協作最佳化的思維貫徹到設計與製造的流程中。
本書不僅適合積體電路設計與製造領域的從業者閱讀,而且適合大專院校微電子相關專業的師生閱讀和參考。不但有深入的介紹,更有數學物理公式的推導,是極少見直接討論半導體製造的高深度參考用書。
內容簡介
護國神山台積電,如何建立超高技術城牆
台灣半導體遙遙領先全球的主要原因
從原理了解晶圓產業的極重要知識
光刻是積體電路製造的核心技術,光刻製程成本已經超出積體電路製造總成本的三分之一。
全書內容充滿先進技術積體電路製造的實際情況,涵蓋計算光刻與佈局優化的發展狀態和未來趨勢,系統性地介紹計算光刻與蝕刻的理論,佈局設計與製造製程的關係,以及佈線設計對製造良率的影響,講述和討論佈局設計與製造製程聯合優化的概念和方法論,並結合具體實施案例介紹業界的具體做法。
全書共7章,內容簡介如下:
■第1章是概述,對積體電路設計與製造的流程做簡介。為了給後續章節做鋪陳,還特別說明設計與製造之間是如何對接的。
■第2章介紹積體電路物理設計,詳細介紹積體電路佈局設計的全流程。
■第3章和第4章分別介紹光刻模型和解析度增強技術。佈局是依靠光刻實現在晶圓基體上的,所有的佈局可製造性檢查都是基於光刻模擬來實現的。這兩章是後續章節的理論基礎。
■第5章介紹蝕刻效應修正。蝕刻負責把光刻膠上的圖形轉移到基體上,在較大的技術節點中,這種轉移的偏差是可以忽略不計的;在較小的技術節點中,這種偏差必須考慮,而且新型介電材料和硬光罩(hard mask)的引入又使得這種偏差與圖形形狀緊密連結。光罩上的
圖形必須對這種偏差做重新定向(retargeting)。
■第6章介紹可製造性設計,聚焦於與佈局相關的製造製程,即如何使佈局設計得更適合光刻、化學機械研磨(chemical mechanical polishing,CMP)等製程。
■第7章介紹設計與製程協作最佳化,介紹如何把協作最佳化的思維貫徹到設計與製造的流程中。
本書不僅適合積體電路設計與製造領域的從業者閱讀,而且適合大專院校微電子相關專業的師生閱讀和參考。不但有深入的介紹,更有數學物理公式的推導,是極少見直接討論半導體製造的高深度參考用書。
作者簡介
作者簡介
韋亞一 博士
中科院微電子研究所研究員,中科院大學微電子學院教授,博士生導師。1998年獲德國Stuttgart大學/Max-Planck固體研究所博士學位,師從諾貝爾物理學獎得主Klaus von Klitzing。長期從事半導體光刻設備、材料、軟體和製程研發,取得多項核心技術,發表90多篇的專業文獻。在中科院微電子研究所創立計算光刻研發中心,從事20nm以下技術節點的計算光刻技術研究,研究成果被廣泛應用於FinFET和3D NAND的量產工藝中。
韋亞一 博士
中科院微電子研究所研究員,中科院大學微電子學院教授,博士生導師。1998年獲德國Stuttgart大學/Max-Planck固體研究所博士學位,師從諾貝爾物理學獎得主Klaus von Klitzing。長期從事半導體光刻設備、材料、軟體和製程研發,取得多項核心技術,發表90多篇的專業文獻。在中科院微電子研究所創立計算光刻研發中心,從事20nm以下技術節點的計算光刻技術研究,研究成果被廣泛應用於FinFET和3D NAND的量產工藝中。
內容目錄
目錄
前言
01 概述
1.1 積體電路的設計流程和設計工具
1.2 積體電路製造流程
1.3 可製造性檢查與設計製造協作最佳化
02 積體電路物理設計
2.1 設計匯入
2.2 晶片配置與電源規劃
2.3 佈局
2.4 時鐘樹綜合
2.5 佈線
2.6 簽核
03 光刻模型
3.1 基本的光學成像理論
3.2 光刻光學成像理論
3.3 光刻膠模型
3.4 光刻光學成像的評價指標
04 解析度提升技術
4.1 傳統解析度提升技術
4.2 多重圖形技術
4.3 光學鄰近修正技術
4.4 光源 光罩聯合最佳化技術
05 蝕刻效應修正
5.1 蝕刻效應修正流程
5.2 基於規則的蝕刻效應修正
5.3 基於模型的蝕刻效應修正
5.4 EPC 修正策略
5.5 非傳統的蝕刻效應修正流程
5.6 基於機器學習的蝕刻效應修正
06 可製造性設計
6.1 DFM 的內涵和外延
6.2 增強佈局的穩固性
6.3 與光刻製程連結的DFM
6.4 與CMP 製程連結的DFM
6.5 DFM 的發展及其與設計流程的結合
6.6 提高元件可靠性的設計(DFR)
6.7 基於設計的測量與DFM 結果的驗證
07 設計與製程協作最佳化
7.1 製程流程建立過程中的DTCO
7.2 設計過程中的DTCO
7.3 基於佈局的良率分析及壞點檢測的DTCO
A 專業詞語檢索
前言
01 概述
1.1 積體電路的設計流程和設計工具
1.2 積體電路製造流程
1.3 可製造性檢查與設計製造協作最佳化
02 積體電路物理設計
2.1 設計匯入
2.2 晶片配置與電源規劃
2.3 佈局
2.4 時鐘樹綜合
2.5 佈線
2.6 簽核
03 光刻模型
3.1 基本的光學成像理論
3.2 光刻光學成像理論
3.3 光刻膠模型
3.4 光刻光學成像的評價指標
04 解析度提升技術
4.1 傳統解析度提升技術
4.2 多重圖形技術
4.3 光學鄰近修正技術
4.4 光源 光罩聯合最佳化技術
05 蝕刻效應修正
5.1 蝕刻效應修正流程
5.2 基於規則的蝕刻效應修正
5.3 基於模型的蝕刻效應修正
5.4 EPC 修正策略
5.5 非傳統的蝕刻效應修正流程
5.6 基於機器學習的蝕刻效應修正
06 可製造性設計
6.1 DFM 的內涵和外延
6.2 增強佈局的穩固性
6.3 與光刻製程連結的DFM
6.4 與CMP 製程連結的DFM
6.5 DFM 的發展及其與設計流程的結合
6.6 提高元件可靠性的設計(DFR)
6.7 基於設計的測量與DFM 結果的驗證
07 設計與製程協作最佳化
7.1 製程流程建立過程中的DTCO
7.2 設計過程中的DTCO
7.3 基於佈局的良率分析及壞點檢測的DTCO
A 專業詞語檢索
ISBN: 9789860776027